PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-022803

(43) Date of publication of application: 23.01.1998

(51)Int.CI.

HO3K 17/687 HOZP 1/ZZ HO3K 17/16 H03K 19/0944

(21)Application number: 08-173759

(71)Applicant: DENSO CORP

(22)Date of filing:

03.07.1996

(72)Inventor: ITO MAKOTO


OHASHI HIDEYUKI

(54) DRIVE CIRCUIT AND CURRENT DIRECTION SWITCHING CIRCUIT FOR N-CHANNEL **MOSFET**

(57)Abstract:

FET on and off, even with a presence of difference of a ground potential in regard to a drive circuit which turns an n-channel MOSFET on and off, according to the state of an input terminal that is grounded and opened by a switching element of a control circuit. SOLUTION: A drive circuit of an FET (Tn) is composed of the NPN transistors TR T1 and T2 and the resistors R1 to R4 and turns the Tn on and off, according to voltage Vo of an input terminal which is grounded and opened by a switching terminal To of a control circuit. The drive circuit of such a constitution can increase the threshold of voltage Vo to turn on the TR T1, as long as the resistance value of the resistor R3 is increased and therefore can surely turn on the TR T1, even if the ground potential GND1 of the control circuit is higher than the ground potential GND2 of the drive circuit. On the other hand, the resistance value of the register R4 must be reduced if the resistance value of the R3 is

PROBLEM TO BE SOLVED: To satisfactorily turn an



increase. However, it is not required to especially reduce the resistance value of the R4, since the R4 needs only a sufficient base current to turn on the T2. Thus, it is possible to reduce the current (ic) that flows to the control circuit, when the element To is turned on by increasing the resistance value of the R4.

LEGAL STATUS

[Date of request for examination]

06.09.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-22803

(43)公開日 平成10年(1998)1月23日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術	表示箇所
H03K	17/687			H03K	17/687		E	
H 0 2 P	1/22			H02P	1/22			
H03K	17/16			H 0 3 K 17/16 19/094		L		
	19/0944						Α	
				審査請求	未請求	請求項の数 5	OL (全	:13 頁)
(21)出願番号	-	特願平8-173759		(71)出願人	0000042	:60		
				i	株式会社	生デンソー		
(22)出願日		平成8年(1996)7月		爱知県人	切谷市昭和町1	丁目1番地		
				(72)発明者	伊藤 詢	咸		
					爱知県火	V谷市昭和町1	厂目1番地	日本電
					装株式会	会社内		
				(72)発明者	大橋 英	を之		
					爱知県火	可谷市昭和町17	厂目 1 番地	日本電
					装株式会	≷社内		
				(74)代理人	弁理士	足立 勉		
				_				

(54) 【発明の名称】 n チャネルMOSFETの駆動回路及び電流方向切換回路

(57)【要約】

【課題】 制御回路側のスイッチング素子により接地・ 開放される入力端の状態に応じてnチャネルMOSFE Tをオン・オフする駆動回路において、グランド電位に 電位差があってもFETを良好にオン・オフできるよう にする。

【解決手段】 FET (Tn) の駆動回路は、NPNトランジスタT1、T2と、抵抗器R1~R4とから構成され、制御回路側のスイッチング素子Toにより接地・開放される入力端の電圧Voに応じて、Tnをオン・オフする。この回路では、R3の抵抗値を大きくすれば、T1をオンするためのVoのしきい値電圧を高くすることができるため、制御回路のグランド電位 GND 1が駆動回路のGND 2よりも高くなっても、T1を確実にオフできる。またR3の抵抗値を大きくした場合、R4の抵抗値を、それに応じて下げなければならないが、R4はT2をオンさせるだけのベース電流が流せればよいため、特に小さくする必要はない。そのため、R4の抵抗値を大きくして、Toのオン時に制御回路側に流れる電流icを少なくできる。



【特許請求の範囲】

【請求項1】 電気負荷への通電経路の正極側にドレインが接続され、該経路の負極側にソースが接続された n チャネルMOSFETを、外部の制御回路に設けられたスイッチング素子にて接地又は開放される入力端の状態に応じてオン・オフさせる n チャネルMOSFETの駆動回路であって、

前記FETのゲートにコレクタが接続され、エミッタが 直流電源の負極側に接地されたNPN型の第1トランジ スタと、

該第1トランジスタのコレクタと前記直流電源の正極側との間に設けられ、前記第1トランジスタのオフ時に前記FETのゲート電位を上昇させて前記FETをオンさせる第1抵抗と、

前記第1トランジスタのベース・エミッタ間に設けられ た第2抵抗と、

前記第1トランジスタのベースに接続された第3抵抗と、

コレクタが前記直流電源の正極側に接続され、エミッタが前記第3抵抗を介して前記第1トランジスタのベース 20 に接続され、ベースが前記入力端として前記制御回路のスイッチング素子に接続されるNPN型の第2トランジスタと

該第2トランジスタのベース・コレクタ間に接続された 第4抵抗と、

を備えたことを特徴とする n チャネルMOSFETの駆動回路。

【請求項2】 直流電源の正負の電源供給ライン間に直列に接続されたMOSFETからなる一対のスイッチング素子と、

該一対のスイッチング素子の各々に設けられ、前記電源 供給ラインから電源供給を受けて、各スイッチング素子 を導通・遮断させる駆動回路と、

該駆動回路とは別体で構成され、前記各駆動回路の入力端を各々接地又は開放することにより、前記駆動回路を介して前記一対のスイッチング素子の一方を選択的にオンさせ、前記各スイッチング素子の接続点に接続された電気負荷に流れる電流方向を、該接続点から電気負荷への第1方向とその逆の第2方向とのいずれかに切り換える制御回路と、

を備えた電流方向切換回路において、

前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの負極側との間にローサイドスイッチとして配置されるスイッチング素子を、ドレインが前記接続点に接続され、ソースが前記電源供給ラインの負極側に接続されたnチャネルMOSFETにて構成し、更に、該nチャネルMOSFETの駆動回路を、

前記FETのゲートにコレクタが接続され、エミッタが 前記電源供給ラインの負極側に接地されたNPN型の第 1トランジスタと、 該第1トランジスタのコレクタと前記電源供給ラインの正極側との間に設けられ、前記第1トランジスタのオフ時に前記FETのゲート電位を上昇させて前記FETをオンさせる第1抵抗と、

前記第1トランジスタのベース・エミッタ間に設けられ た第2抵抗と、

前記第1トランジスタのベースに接続された第3抵抗 と、

コレクタが前記電源供給ラインの正極側に接続され、エ 10 ミッタが前記第3抵抗を介して前記第1トランジスタの ベースに接続され、ベースが前記入力端として前記制御 回路に接続されるNPN型の第2トランジスタと、

該第2トランジスタのベース・コレクタ間に接続された 第4抵抗と、

から構成してなることを特徴とするn チャネルMOSF ETの駆動回路。

【請求項3】 前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの正極側との間にハイサイドスイッチとして配置されるスイッチング素子を、ソースが前記電源供給ラインの正極側に接続され、ドレインが前記接続点に接続されたpチャネルMOSFETにて構成し、更に、該pチャネルMOSFETの駆動回路を

該FETのゲートにコレクタが接続され、エミッタが前 記電源供給ラインの正極側に接続されたPNP型の第3 トランジスタと、

該第3トランジスタのコレクタと前記電源供給ラインの 負極側との間に設けられ、前記第3トランジスタのオフ 時に前記FETのゲート電位を低下させて前記FETを オンさせる第5抵抗と、

前記第3トランジスタのベース・エミッタ間に設けられた第6抵抗と、

前記第3トランジスタのベースに接続された第7抵抗と、

コレクタが前記第7抵抗を介して前記第3トランジスタ のベースに接続され、エミッタが前記電源供給ラインの 負極側に接続され、ベースが前記入力端として前記制御 回路に接続されるNPN型の第4トランジスタと、

該第4トランジスタのベースと前記電源供給ラインの正 40 極側との間に接続された第8抵抗と、

から構成してなることを特徴とする請求項2に記載の電 流方向切換回路。

【請求項4】 前記一対のスイッチング素子の内、前記接続点と前記電源供給ラインの正極側との間にハイサイドスイッチとして配置されるスイッチング素子を、ドレインが前記電源供給ラインの正極側に接続され、ソースが前記接続点に接続されたnチャネルMOSFETにて構成し、更に、該nチャネルMOSFETの駆動回路を、

50 前記直流電源よりも高い電源電圧を生成する昇圧回路

3

前記FETのゲートにコレクタが接続され、エミッタが 前記電源供給ラインの負極側に接地されたNPN型の第 1トランジスタと、

該第1トランジスタのコレクタと前記昇圧回路の電源電 圧出力ラインとの間に設けられ、前記第1トランジスタ のオフ時に前記FETのゲート電位を前記電源供給ライ ンの正極側よりも高い電位に上昇させて前記FETをオ ンさせる第1抵抗と、

た第2抵抗と、

前記第1トランジスタのベースに接続された第3抵抗 と、

コレクタが前記電源供給ラインの正極側に接続され、エ ミッタが前記第3抵抗を介して前記第1トランジスタの ベースに接続され、ベースが前記入力端として前記制御 回路に接続されるNPN型の第2トランジスタと、

該第2トランジスタのベース・コレクタ間に接続された 第4抵抗と、

から構成してなることを特徴とする請求項2に記載の電 20 流方向切換回路。

【請求項5】 電流方向切換回路は、前記一対のスイッ チング素子を電気負荷の両端に夫々設けたHブリッジ回 路であることを特徴とする請求項2~請求項4いずれか 記載の電流方向切換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、nチャネルMOS FETを外部からの指令に従いオン・オフさせる駆動回 路、及びこの駆動回路を用いて電気負荷に流れる電流方 30 る。 向を切り換える電流方向切換回路に関する。

[0002]

【従来の技術】従来より、nチャネルMOSFETの駆 動回路として、図6 (a) に示すように、PNPトラン ジスタT11とNPNトランジスタT12とを用いたもの と、図6(b)に示すように、2つのNPNトランジス タT21, T22を用いたものとの2種の駆動回路が知られ ている(総合電子出版社発行、高橋久著「パワーデバイ スの使い方と実用制御回路設計法」、94頁~95頁参

【0003】図6 (a) に示した駆動回路において、P NPトランジスタT11は、エミッタが、直流電源の正極 側の電源供給ライン(以下、電源ラインという)に接続 され、コレクタが、抵抗器R11を介して、直流電源の負 極側の電源供給ライン (以下、グランドラインという) に接続されており、コレクタと抵抗器R11との接続点 が、ソースがグランドラインに接続されたnチャネルM OSFET: Tn (以下、FET: Tn と記載する) の ゲートに接続される。また、PNPトランジスタT11の ベース・エミッタ間には抵抗器R12が接続され、PNP 50 トランジスタT11のベースは、抵抗器R13を介して、エ

ミッタがグランドラインに接続されたNPNトランジス タT12のコレクタに接続されている。

【0004】従って、図6 (a) の駆動回路において は、NPNトランジスタT12がオフ状態であれば、PN PトランジスタT11のベース電流が流れず、PNPトラ ンジスタT11がオフ状態となる。この状態では、抵抗器 R11に電流が流れないため、FET:Tnのゲート・ソ ース間はOVとなり、FET:Tnもオフ状態となる。 前記第1トランジスタのベース・エミッタ間に設けられ 10 逆に、NPNトランジスタT12がオン状態であれば、P NPトランジスタT11にベース電流が流れて、PNPト ランジスタT11がオンする。すると、抵抗器R11に電流 が流れて、FET:Tnのゲート・ソース間が略電源電 圧VBとなって、FET: Tnがオンする。この結果、 図6(a)の駆動回路によれば、NPNトランジスタT 12をオン・オフすることにより、FET:Tnをオン・ オフすることができる。

> 【0005】また、図6(b)に示した駆動回路におい て、NPNトランジスタT21は、コレクタが、FET: Tnのゲートに接続されると共に、抵抗器R21を介して 電源ラインに接続され、エミッタが、FET:Tnのソ ースと共にグランドラインに接続されている。この駆動 回路には、電源ラインーグランドライン間に直列に接続 された3つの抵抗器R22, R23, R24が備えられ、グラ ンドライン側の抵抗器R22と抵抗器R23との接続点が、 NPNトランジスタT21のベースに接続されている。そ して、もう一つのNPNトランジスタT22は、エミッタ がグランドラインに接続され、コレクタが電源ライン側 の抵抗器R24と抵抗器R23との接続点に接続されてい

【0006】従って、図6(b)の駆動回路において は、NPNトランジスタT22のオフ時には、NPNトラ ンジスタT21のベースに抵抗器R24、R23を通って電流 が供給されることから、NPNトランジスタT21がオン 状態となる。この結果、FET: Tnのゲート・ソース 間は、NPNトランジスタT21のコレクタ・エミッタ間 飽和電圧(約0.4V)となるため、FET:Tnはオ フ状態となる。逆に、NPNトランジスタT22がオン状 態であれば、NPNトランジスタT21のベース・エミッ タ間電圧が、NPNトランジスタT22のコレクタ・エミ ッタ間飽和電圧(約0.4)を抵抗器R22、R23にて分 圧したものとなり、NPNトランジスタ T21がオンする のに要するPN接合の順方向電圧(約0.6V)よりも 低いため、NPNトランジスタT21がオフする。この結 果、FET:Tnのゲート・ソース間には、電源電圧V Bが印加され、FET: Tnがオンする。従って、図6 (b) の駆動回路においても、NPNトランジスタT22 をオン・オフすることにより、FET: Tnをオン・オ フすることができる。

【0007】一方、MOS型のFETは、バイポーラト

ランジスタ等と比べて、数アンペア程度の負荷に対して はオン電圧が小さく、また電圧駆動という簡便さから、 各種電気負荷への通電経路をオン・オフするスイッチン グ素子として利用されることが多く、例えば、直流モー タ等の電気負荷に流れる電流方向を高速に切り換えるた めに、電気負荷の両端にハイサイドスイッチとローサイ ドスイッチとを備えたHブリッジ回路等の電流方向切換 回路では、スイッチング素子として、MOSFETを使 用するのが一般的である。そして、このようにMOSF た場合には、最も簡便な駆動回路構成として、図6 (a) 又は(b) に示した駆動回路が利用される。

[0008]

【発明が解決しようとする課題】しかし、このように電 流方向切換用のスイッチング素子をMOSFETにて構 成し、これを図6に示した従来の駆動回路を用いて駆動 するようにした場合には、ハイサイドスイッチをオンし た際にローサイドスイッチがオンして貫通電流が流れる ようになるとか、或はスイッチング素子をnチャネルM OSFETにて構成した場合に、FETを良好にオン・ オフ制御することができなくなる、といった問題があっ た。

【0009】以下、この問題について詳しく説明する。 図7は、直流電源の正極側の電源ライン(電位: VB 2) と直流モータ2の給電用2端子とを夫々接続するハ イサイドスイッチ TAH、 TBHとして、p チャネルのMO SFETを備え、直流電源の負極側のグランドライン (電位:GND2) と直流モータ2の給電用2端子とを 夫々接続するローサイドスイッチ TAL, TBLとして、n チャネルのMOSFETを備え、ハイサイドスイッチT 30 AHとローサイドスイッチ TBL,及びハイサイドスイッチ TBHとローサイドスイッチTAL、を夫々一組として、各 組のFETを交互にオンすることにより、直流モータ2 に流れる電流方向を切り換えて、直流モータ2を正転・ 反転させる、Hブリッジ型の電流方向切換回路(Hブリ ッジ回路)50を表わす。

【0010】そして、このHブリッジ回路50では、各 スイッチTAH、TAL、TBH、TBLの駆動回路50AH、5 OAL, 5 OBH, 5 OBLを、図6 (a) に示した駆動回路 からNPNトランジスタT12を除いた、PNPトランジ 40 スタT11及び抵抗器R11~R13からなる駆動回路にて構 成し、図6(a)の駆動回路中のNPNトランジスタT 12を、駆動回路とは別体の制御回路60側に設け、制御 回路60側にて、各スイッチTAH, TAL, TBH, TBLに 対応したNPNトランジスタT12AH, T12AL, T12BH, T12BLをオン・オフすることにより、各スイッチTAH, TAL, TBH, TBLを直流モータ2の回転方向に応じてオ ン・オフするよう構成されている。

【0011】なお、図7において、ハイサイドスイッチ TAH、TBHを構成するpチャネルMOSFETは、電源 50 PNトランジスタT21のコレクタ・エミッタ間飽和電圧

ライン側にソースが接続され、ローサイドスイッチTA L、TBLを構成するnチャネルMOSFETのドレイン (換言すれば直流モータ2の端子) にドレインが接続さ れる。そして、これら各pチャネルMOSFETは、上 記説明したnチャネルMOSFETの場合とは逆に、N

PNトランジスタT12AH, T12BHのオン時にオフ状態と なり、NPNトランジスタT12AH、T12BHのオフ時にオ ン状態となる。

【0012】ところが、このようにHブリッジ回路50 ETを電流方向切換用のスイッチング素子として使用し 10 の駆動回路として、図6 (a)に示した駆動回路を利用 した場合、ハイサイドスイッチ TAH, TBHがオンした際 に、ローサイドスイッチ TAL、 TBHが オンし、各スイッ チを構成するFETに貫通電流が流れることがある。

【0013】つまり、MOSFETには、構造上、ゲー ト・ドレイン間及びゲート・ソース間に寄生容量があ る。このため、例えば、図8に示すように、ハイサイド スイッチTAHとローサイドスイッチTALとが共にオフし ている状態から、ハイサイドスイッチ TAHがオンしたと すると、ローサイドスイッチTALを構成するnチャネル 20 MOSFETのドレイン・ソース間には、電源電圧が印 加されるが、図6(a)に示した駆動回路では、ローサ イドスイッチTALを構成するnチャネルMOSFETの ゲート・ソース間を接続する抵抗器R11が備えられるこ とから、ハイサイドスイッチTAHのオン時には、ローサ イドスイッチTALを構成するnチャネルMOSFETの ゲート・ソース間電圧が、電源電圧VBを、ゲート・ド レイン間寄生容量Cgdと、ゲート・ソース間寄生容量 Cgs及びゲート・ソース間抵抗rgs (抵抗器R11の 抵抗値)の合成インピーダンスと、により分圧した電圧 Vgとなる。

【0014】この電圧Vgは、抵抗器R11の抵抗値rg sが大きいほど大きくなるが、抵抗器R11は、PNPト ランジスタT11のオン時にPNPトランジスタT11に流 れる電流を制限するものであるので、通常、10kΩ程 度の大きい抵抗値のものが使用される。この結果、ハイ サイドスイッチTAHがオンした直後には、ローサイドス イッチTALを構成するnチャネルMOSFETのゲート ・ソース間電圧が、FETのしきい値電圧を越えて、ロ ーサイドスイッチTALがオンしてしまい、ローサイドス イッチTAL及びハイサイドスイッチTAHを構成する各F ETに貫通電流が流れて、各FETが破壊してしまう、 といった問題が生じるのである。

【0015】一方、こうした問題は、ローサイドスイッ チTAL、TBLを構成するnチャネルMOSFETの駆動 回路として、図6(b)に示した2つのNPNトランジ スタT21、T22からなる駆動回路を利用すれば解決でき る。つまり、図6(b)に示した駆動回路では、FE T:Tnをオフする際には、NPNトランジスタT21が オン状態となり、FET:Tnのゲート・ソース間をN

(約0.4) に保持することから、ハイサイドスイッチ TAH, TBHがオンして、ローサイドスイッチ TAL, TBL を構成する n チャネルMOSFETのドレイン・ソース 間に電源電圧が印加されても、そのゲート・ソース間電圧が上昇して、ローサイドスイッチ TAL, TBLがオンしてしまうことはないのである。

【0016】しかし、図70Hブリッジ回路500ように、制御回路60側にてローサイドスイッチTAL、TBLをオン・オフできるようにするために、ローサイドスイッチTAL、TBLの駆動回路50AL, 50BLを、図6

(b) に示した駆動回路からNPNトランジスタT22を 除いた、NPNトランジスタT21及び抵抗器R21 \sim R24 からなる駆動回路にて構成し、制御回路60側に図6

(b) の駆動回路中のNPNトランジスタT22を設けた場合、Hブリッジ回路50側でのグランド電位GND2と制御回路60側でのグランド電位GND1とに電位差が生じている場合に、ローサイドスイッチTAL、TBLをオンすることができなくなるとか、或はローサイドスイッチTAL、TBLのオン時に駆動回路50AL、50BLから制御回路60に流れ込む電流が多くなってしまう、とい 20った問題が生じる。

【0017】即ち、図6(b)の駆動回路内のNPNト ランジスタT22を、駆動回路とは別体に構成された制御 回路側に組み込んだ場合、NPNトランジスタT22のエ ミッタ側のグランド電位GND1が駆動回路側のグラン ド電位GND2よりも高くなることがある。そして、N PNトランジスタT22は、オン状態であるときに、抵抗 器R23と抵抗器R24との接続点をグランドライン(電 位:GND1)に接地して、NPNトランジスタT21の ベース・エミッタ間電圧をPN接合の順方向電圧よりも 30 低くし、NPNトランジスタT21をオフさせるためのも のであることから、NPNトランジスタT22のエミッタ が接地されたグランド電位GND1が、FET:Tnの ソース(換言すればNPNトランジスタT21のエミッ タ)が接地されたグランド電位GND2よりも高くなる と、NPNトランジスタT22のオン時に、駆動回路側の 入力端となる抵抗器R23と抵抗器R24との接続点の電圧 Vo(グランド電位GND2を基準とする電圧)を充分 下げることができず、NPNトランジスタT21をオフす ることができなくなってしまうことがあり、この場合、 FET: Tnは、オフ状態に保持される。

【0018】従って、図7のHブリッジ回路50において、図6(b)の駆動回路を用いてローサイドスイッチTAL、TBLを駆動するように構成した場合には、制御回路60のグランド電位GND1がHブリッジ回路50のグランド電位GND2よりも高くなったときに、ローサイドスイッチTAL、TBLをオンすることができず、直流モータ2を通電駆動できなくなることがある。

【0019】なお、こうした問題は、例えば、自動車の 24を、次式(2) の条件にて設定して、NPNトランジスように、バッテリ等の単一の直流電源に接続される電源 50 タT22のオフ時に生じる抵抗器R24での電圧降下を小さ

供給ラインに、Hブリッジ回路及び制御回路を含む各種電気負荷が接続されるシステムにおいて、大きな問題となる。つまり、自動車においては、図9に示す如く、バッテリから各種電気負荷に対して複数の給電経路を介して電源供給がなされるが、制御回路及びHブリッジ回路が異なる経路を介して電源供給を受けるような場合、バッテリから制御回路及びHブリッジ回路に至る給電経路上では、その経路の抵抗成分(r)に応じて電圧降下△Vが生じることから、各回路における電源ライン及びグランドラインの電位が大きく異なることがあり、上記問題が発生し易くなるのである。

【0020】但し、図7において、制御回路60のグランド電位GND1がHブリッジ回路50のグランド電位GND2と異なる場合には、制御回路60の電源ラインの電位VB1とHブリッジ回路50の電源ラインの電位VB1とHブリッジ回路50の電源ラインの電位VB2も異なることになるが、Hブリッジ回路50の各駆動回路は制御回路60側のNPNトランジスタに接続される入力端が、制御回路60側のグランドラインに接地されるか開放されるかによって各FETをオン・オフさせることから、上記のように制御回路側にて駆動回路の入力端を接地するか開放するかを切り換えるようにした場合には、電源電圧の違いによって誤動作することはない。

【0021】一方、図6(b)に示した駆動回路において、NPNトランジスタT22側のグランド電位GND1が高い場合に、NPNトランジスタT22をオンして、NPNトランジスタT21をオフさせるには、NPNトランジスタT21のベース・エミッタ間電圧をPN接合の順方向電圧VFよりも低くできればよい。そして、このためには、NPNトランジスタT21のオフ時に接続点電圧Voを分圧する抵抗器R23、R22の抵抗比を、抵抗器R23の比率が抵抗器R22よりも充分大きくなるように設定すればよい。

【0022】つまり、NPNトランジスタT21をオンするのに要する接続点電圧V o TH (以下、しきい値電圧という)は、抵抗器R23の抵抗値をr23、抵抗器R22の抵抗値をr22、PN接合の順方向電圧をVF とすれば、次式(1)のようになる。

 $V \circ TH > \{ (r 23/r 22) + 1 \} \cdot VF \cdots (1)$ そして、このしきい値電圧 $V \circ TH$ を高くすればするほど、グランド電位G ND 1,G ND 2 の差電圧による駆動回路の誤動作を防止でき、このためには、抵抗器R 23 の抵抗値 r 23を大きくすればよい。

【0023】しかし、このように抵抗器R23の抵抗値r23を大きくして、しきい値電圧VoTHを高くした場合、NPNトランジスタT22のオフ時(抵抗器R24と抵抗器R23との接続点の開放時)にNPNトランジスタT21をオンできるようにするためには、抵抗器R24の抵抗値r24を、次式(2)の条件にて設定して、NPNトランジスタT22のオフ時に生じる抵抗器R24での電圧降下を小さ

くする必要がある。

[0024]

r 24< [{ (VB/VF) - 1} ・ r 22-r 23] …(2) つまり、NPNトランジスタT21のオン時には、そのベース・エミッタ間電圧がPN接合の順方向電圧VFとなり、電源電圧VB(=電源ラインの電位VB2-グランド電位GND2) からこの順方向電圧VFを減じた電圧(VB-VF)が印加される抵抗器R24,R23に流れる電流{= (VB-VF)/(r 23+r 24)}は、少なくとも電圧VFを抵抗器R22の抵抗値r 22で除した電流(VF/r 22)よりも大きくする必要があり、この条件を満足するには、抵抗器R24の抵抗値r 24を上記(2)式に従い設定して、抵抗器R24の抵抗値r 24を充分小さくする必要がある。

【0025】そして、このように抵抗器R24の抵抗値 r24を小さくすると、今度は、NPNトランジスタT22のオン時に抵抗器R24を介してNPNトランジスタT22側に流れる電流icが多くなり、抵抗器R24やNPNトランジスタT22に大電流を流すことのできる許容電流の大きなものを使用しなければならないとか、FET:Tn20駆動のための消費電力が大きくなってしまう、といった問題が発生する。

【0026】本発明は、こうした問題に鑑みなされたもので、外部の制御回路側に設けられたスイッチング素子を介して入力端が接地・開放されることにより、その入力端の状態に応じてnチャネルMOSFETをオン・オフする駆動回路において、制御回路側のグランド電位と駆動回路側のグランド電位とに電位差が生じる場合であっても、制御回路側スイッチング素子に大電流を流すことなく、nチャネルMOSFETを確実にオン・オフすることができ、しかも電流方向切換用のスイッチング素子としてnチャネルMOSFETを使用した電流方向切換回路にあっては、ハイサイド及びローサイドのスイッチング素子が共にオンして貫通電流が流れるのを確実に防止できるようにすること、を目的とする。

[0027]

10

と、コレクタが直流電源の正極側に接続され、エミッタが第3抵抗を介して第1トランジスタのベースに接続され、ベースが入力端として制御回路のスイッチング素子に接続されるNPN型の第2トランジスタ(T2)と、この第2トランジスタのベース・コレクタ間に接続された第4抵抗(R4)とを備える。

【0028】つまり、本発明の駆動回路は、図6(b)に示した従来の駆動回路に対して、抵抗器R24と抵抗器R23との接続点にNPN型の第2トランジスタを設け、10この第2トランジスタのベース・コレクタ間に抵抗器R24を接続し、第2トランジスタのエミッタに抵抗器R23を接続することにより達成される。

【0029】そしてこのように構成された本発明の駆動回路は、図6(b)の駆動回路と同様、制御回路側のスイッチング素子(To)がオフして入力端が開放された場合には、第1トランジスタ(T1)がオンして、FE T(Tn)をオフさせ、逆に制御回路側のスイッチング素子(To)がオンして入力端が制御回路側にて接地された場合には、第1トランジスタ(T1)がオフして、FET(Tn)をオンさせる。

【0030】また本発明では、第1トランジスタ(T1)にベース電流を供給する経路に第2トランジスタ(T2)が設けられることから、第1トランジスタ(T1)をオフして、FET(Tn)をオンさせためには、第2トランジスタ(T2)をオフすればよい。そして、本発明の駆動回路の場合、第1トランジスタ(T1)をオンするのに要する入力端のしきい値電圧VoTHは、第2抵抗(R2)の抵抗値をr2、第3抵抗(R3)の抵抗値をr3とすると、次式(3)のようになる。

[0031]

 $V \circ TH > \{ (r 3 / r 2) + 2 \} \cdot VF \cdots (3)$ このため、この(3) 式と前述の(1) 式とを比較すれば明らかなように、第2抵抗(R2)及び第3抵抗(R3)に、図6(b)に示した駆動回路の抵抗器R22、R23と同じ抵抗値のものを使用したとすれば、この従来の駆動回路に比べて、しきい値電圧 $V \circ TH$ を大きくでき、制御回路側のグランド電位G N D 1が駆動回路側のグランド電位G N D 1が下きる。つまり、本発明の駆動回路によれば、図6(b)に示した駆動回路に比べて、制御回路と駆動回路のグランド電位の違いによって生じる誤動作をより確実に防止できる。

【0032】一方、図6(b)に示した駆動回路では、しきい値電圧VoTHを高めるために抵抗器R23(本発明の第3抵抗(R3)に対応)の抵抗値を大きくすると、抵抗器R24(本発明の第4抵抗(R4)に対応)の抵抗値を小さくしなければならず、制御回路側のスイッチング素子のオン時に駆動回路から制御回路に流れる電流が50大きくなるといった問題が生じるが、本発明では、第4

抵抗(R4)は、第2トランジスタ(T2)のベース電 流を供給できればよく、そのための第4抵抗(R4)の 抵抗値 r 4 は、次式(4) の条件を満足すればよいことか*

但し、hFE:第2トランジスタのhFE, VB:駆動回路 の電源電圧

この結果、本発明によれば、しきい値電圧VoTHを大き く設定できるにもかかわらず、駆動回路から制御回路に 流れる電流icを充分小さくすることができ、第4抵抗 (R4) や制御回路側のスイッチング素子 (To) に許 10 容電流の大きなものを使用する必要がない。

【0034】次に、請求項2に記載の電流方向切換回路 は、直流電源の正負の電源供給ライン間に直列に接続さ れたMOSFETからなる一対のスイッチング素子と、 この一対のスイッチング素子の各々に設けられ、前記電 源供給ラインから電源供給を受けて、各スイッチング素 子を導通・遮断させる駆動回路と、この駆動回路とは別 体で構成され、各駆動回路の入力端を各々接地又は開放 することにより、駆動回路を介して一対のスイッチング 素子の一方を選択的にオンさせ、各スイッチング素子の 20 接続点に接続された電気負荷に流れる電流方向を、その 接続点から電気負荷への第1方向とその逆の第2方向と のいずれかに切り換える制御回路と、を備える。

【0035】そして、一対のスイッチング素子の内、各 スイッチング素子の接続点と電源供給ラインの負極側と の間にローサイドスイッチとして配置されるスイッチン グ素子が、ドレインが接続点に接続され、ソースが電源 供給ラインの負極側に接続されたnチャネルMOSFE Tにて構成され、更に、このnチャネルMOSFETの 駆動回路が、NPN型の第1及び第2トランジスタと第 30 は、その駆動回路を、請求項3に記載のように構成する 1~第4抵抗とからなる請求項1に記載の駆動回路にて 構成される。

【0036】従って、本発明によれば、ローサイドスイ ッチの駆動回路を構成する第3抵抗及び第4抵抗の抵抗 値を共に大きく設定することにより、制御回路側のグラ ンド電位が駆動回路側のグランド電位より高くなって も、ローサイドスイッチを確実にオン・オフさせること ができ、しかも、ローサイドスイッチのオン時に、駆動 回路から制御回路に流れ込む電流を小さくできる。

【0037】また、ローサイドスイッチのオフ時には、 第1トランジスタがオンして、ローサイドスイッチのゲ ート・ソース間が第1トランジスタのコレクタ・エミッ 夕間飽和電圧(約0.4V)に保持されるため、ハイサ イドスイッチがオンした直後に、ローサイドスイッチの ソース・ゲート間電圧が上昇して、ローサイドスイッチ がオンしてしまうようなことはなく、ハイサイドスイッ チ及びローサイドスイッチに貫通電流が流れるのを防止

【0038】ここで、請求項2に記載の電流方向切換回 路のように、請求項1に記載の駆動回路を、nチャネル 50 ンの負極側に接続され、ベースが入力端として制御回路

*ら、図6(b)の駆動回路に比べて、第4抵抗(R4) の抵抗値「4を大きくすることができる。

[0033]

 $r \ 4 < (1 + h FE) \cdot [\{(VB/VF) - 2\} \cdot r \ 2 - r \ 3] \cdots (4)$

MOSFETからなるローサイドスイッチの駆動回路と して用いる場合、図7に示したHブリッジ回路のよう に、ハイサイドスイッチをpチャネルMOSFETから 構成し、これを駆動する駆動回路には、図6 (a) に示 した従来の駆動回路をそのまま使用することができる。 【0039】しかし、図7に示したハイサイドスイッチ 用の駆動回路では、制御回路側のスイッチング素子をオ フして、その駆動回路の入力端を開放した際に、ハイサ イドスイッチがオン状態となることから、例えば、制御 回路に電源供給を行なう第2の電源供給ラインの断線等 によって駆動回路側の電源のみが投入された場合等に は、初期状態として、ハイサイドスイッチが必ずオン状 態となってしまう。そして、このようにハイサイドスイ ッチがオン状態となると、電気負荷が接続されるハイサ イドスイッチとローサイドスイッチとの接続点に正の電 源電圧が印加されることになることから、この接続点と グランドとの間の絶縁が不十分な場合、漏電が生じ、過 大な電流をハイサイドスイッチに流すことも考えられ

【0040】従って、請求項2に記載の電流方向切換回 路を構成する際には、制御回路側のスイッチング素子が オフ状態(つまり駆動回路の入力端が開放状態)にある ときに、ハイサイドスイッチ及びローサイドスイッチが 共にオフ状態になるようにすることが望ましく、ハイサ イドスイッチにpチャネルMOSFETを用いる場合に ことが好ましい。

【0041】つまり、請求項3に記載の電流方向切換回 路は、請求項2に記載の電流方向切換回路において、ハ イサイドスイッチとなるスイッチング素子をρチャネル MOSFETにて構成したものであるため、ローサイド スイッチを構成するnチャネルMOSFETについて は、その駆動回路の入力端が開放状態となる初期状態で は、必ずオフ状態となる。

【0042】一方、ハイサイドスイッチの駆動回路は、 40 ハイサイドスイッチを構成するpチャネルMOSFET のゲートにコレクタが接続され、エミッタが電源供給ラ インの正極側に接続されたPNP型の第3トランジスタ と、第3トランジスタのコレクタと電源供給ラインの負 極側との間に設けられ、第3トランジスタのオフ時にF ETのゲート電位を低下させてFETをオンさせる第5 抵抗と、第3トランジスタのベース・エミッタ間に設け られた第6抵抗と、第3トランジスタのベースに接続さ れた第7抵抗と、コレクタが第7抵抗を介して第3トラ ンジスタのベースに接続され、エミッタが電源供給ライ

に接続されるNPN型の第4トランジスタと、第4トラ ンジスタのベースと電源供給ラインの正極側との間に接 続された第8抵抗と、から構成される。

【0043】つまり、ハイサイドスイッチの駆動回路 は、図6(a)に示した駆動回路において、NPNトラ ンジスタT12(第4トランジスタに対応)のベースと電 源供給ラインの正極側との間に第8抵抗を接続して、N PNトランジスタT12のベースを制御回路に接続するこ とにより達成される。

【0044】そしてこのように構成されたハイサイドス 10 イッチの駆動回路においては、入力端が制御回路側にて 接地されているとき、第4トランジスタ、第3トランジ スタが共にオフして、ハイサイドスイッチがオン状態と なり、逆に、入力端が開放されているとき、第4トラン ジスタ、第3トランジスタが共にオンして、ハイサイド スイッチがオフ状態となる。

【0045】従って、請求項3に記載の電流方向切換回 路によれば、ハイサイドスイッチ及びローサイドスイッ チの各駆動回路の入力端が開放状態であるときに、ハイ サイドスイッチ及びローサイドスイッチが共にオフ状態 20 になり、各駆動回路と制御回路とが接続されていない場 合や、接続されていても制御回路が動作していない場合 等に、ハイサイドスイッチとローサイドスイッチとの接 続点に電源電圧が印加されて、その接続点とグランドと の間の絶縁が不十分な場合、漏電が生じ、過大な電流を ハイサイドスイッチに流すことを確実に防止でき、安全 性を高めることができる。

【0046】また、請求項2に記載の電流方向切換回路 において、ハイサイドスイッチは、nチャネルMOSF ETから構成することもできる。そして、ハイサイドス 30 イッチをnチャネルMOSFETにて構成した場合に は、その駆動回路を、請求項4に記載のように構成すれ ばよい。

【0047】即ち、ハイサイドスイッチをnチャネルM OSFETにて構成する場合、その駆動回路は、基本的 には、NPN型の第1及び第2トランジスタと第1~第 4抵抗とからなる請求項1に記載の駆動回路と同様に構 成できる。しかし、この場合、ハイサイドスイッチを構 成するnチャネルMOSFETをオンするためには、そ のゲート電位を電源供給ラインの正極側よりも更に高い 40 電位にする必要がある。そこで、請求項4に記載の電流 方向切換回路においては、ハイサイドスイッチの駆動回 路として、請求項1に記載の駆動回路に、直流電源より も高い電源電圧を生成する昇圧回路を設け、この昇圧回 路の電源電圧出力ラインとハイサイドスイッチのゲート とを第1抵抗を介して接続するようにしている。

【0048】そして、請求項4に記載の電流方向切換回 路のように、ハイサイドスイッチ及びローサイドスイッ チを共にnチャネルMOSFETにて構成し、その駆動 の入力端が開放状態であるときに、ハイサイドスイッチ 及びローサイドスイッチを共にオフ状態にすることがで き、請求項3に記載の電流方向切換回路と同様、安全性 を高めることができる。また、nチャネルMOSFET は、同一サイズでは、pチャネルMOSFETに比べて

14

オン抵抗を低くすることができるので、ハイサイドスイ ッチにpチャネルMOSFETを用いた場合に比べて、 電気負荷通電時に生じる電力ロスをより低減することが

【0049】なお、請求項2~請求項4に記載の電流方 向切換回路は、例えば、容量性の電気負荷に対して電荷 を充放電する際の充放電電流の切換回路等にも使用でき るし、請求項5に記載のように、一対のスイッチング素 子を電気負荷の両端に夫々設けたHブリッジ回路に適用 することもできる。

[0050]

【発明の実施の形態】以下に、本発明の実施例を図面と 共に説明する。図2は、自動車において直流モータ2に 流れる電流方向を切り換えることにより直流モータ2を 正転・逆転させる電流方向切換回路の構成を表わす電気 回路図である。

【0051】図2に示す如く、本実施例の電流方向切換 回路は、Hブリッジ回路10と、その制御回路20とか ら構成されており、Hブリッジ回路10は、図7に示し たHブリッジ回路50と同様、直流モータ2の給電用2 端子と図示しない直流電源(バッテリ)の正極側から引 き出された電源ライン(電位: VB2)とを夫々接続す るハイサイドスイッチTAH、TBHとして、ソースが電源 ラインに接続されドレインが直流モータ2の端子に接続 されたpチャネルのMOSFETを備え、バッテリの負 極側に接続されたグランドライン(電位:GND2)と 直流モータ2の給電用2端子とを夫々接続するローサイ ドスイッチTAL, TBLとして、ドレインが直流モータ2 の端子に接続され、ソースがグランドラインに接地され たnチャネルのMOSFETを備える。また、ハイサイ ドスイッチ TAH, TBH及びローサイドスイッチ TAL, T BLには、夫々、駆動回路 1 O AH, 1 O BH, 1 O AL, 1 O BLが設けられており、制御回路20は、これら各駆動回 路10AH~10BLの入力端を接地又は開放することによ り、各駆動回路10AH~10BLを介して、ハイサイドス イッチ TAH, TBH及びローサイドスイッチ TAL, TBLを 夫々オン・オフさせる。

【0052】即ち、制御回路20は、各駆動回路10AH ~10BLに対応して、コレクタが各駆動回路10AH~1 OBLの入力端に接続され、エミッタが制御回路20側の グランドラインに接地されたNPNトランジスタToA H, ToAL, ToBH, ToBLを備え、これらNPNトラ ンジスタToAH~ToBLを介して、各駆動回路10AH~ 1 OBLの入力端を接地又は開放することにより、ハイサ 回路を請求項1に記載の駆動回路とすれば、各駆動回路 50 イドスイッチTAHとローサイドスイッチTBLとからなる

組と、ハイサイドスイッチTBHとローサイドスイッチT ALとからなる組とのいずれか一方をオン状態として直流 モータ2に電流を流し、またオン状態となる組を切り換 えることにより、直流モータ2に流れる電流方向を切り 換えて、直流モータ2を正転・反転させる。

【0053】なお、制御回路20は、図9に示したよう に、Hブリッジ回路10とは異なる電源ライン(電位: VB1) 及びグランドライン(電位:GND1)を介し てバッテリから電源供給を受ける。次に、ハイサイドス イッチTAH, TBHの駆動回路10AH, 10BHは、図7に 10 示した駆動回路50AH、50BHと同様に構成されてい る。即ち、各駆動回路10AH、10BHは、ハイサイドス イッチTAH、TBHを構成するpチャネルMOSFETの ゲートにコレクタが接続され、エミッタが電源ラインに 接続されたPNPトランジスタT3と、PNPトランジ スタT3のコレクタとグランドラインとの間に接続され た抵抗器R5と、PNPトランジスタT3のベース・エ ミッタ間に接続された抵抗器R6と、PNPトランジス タT3のベースに接続された抵抗器R7とを備え、この 抵抗器R7の開放端側が、駆動回路10AH, 10BHの入 20 力端として、制御回路20内のNPNトランジスタTo AH、 ToBHのコレクタに接続される。

【0054】従って、ハイサイドスイッチ用の駆動回路 10AH、10BHにおいては、制御回路20側のNPNト ランジスタToAH、ToBHがオフ状態であれば、PNP トランジスタT3がオフ状態となる。この結果、ハイサ イドスイッチTAH, TBHを構成するpチャネルMOSF ETのゲートの電位は、グランド電位GND1となっ て、ハイサイドスイッチ TAH, TBHはオン状態となる。 oBHがオン状態であれば、PNPトランジスタT3にベ ース電流が流れて、PNPトランジスタT3がオンす る。すると、抵抗器R5に電流が流れることから、ハイ サイドスイッチ TAH、 TBHを構成する p チャネルMOS FETのゲートの電位は、電源ラインと略同じ高電位 (VB2) となって、ハイサイドスイッチTAH, TBHは オフ状態となる。

【0055】つまり、本実施例では、制御回路20側に てNPNトランジスタToAH、ToBHをオフし、駆動回 路10AH、10BHの入力端を開放すれば、ハイサイドス 40 イッチ TAH、TBHをオンすることができ、逆に、制御回 路20側にてNPNトランジスタToAH, ToBHをオン し、駆動回路10AH、10BHの入力端を接地すれば、ハ イサイドスイッチ TAH、 TBHをオフすることができる。 【0056】一方、ローサイドスイッチTAL、TBLの駆 動回路10AL、10BLには、図1に示した本発明(請求 項1)の駆動回路が使用される。つまり、駆動回路10 AL、10BLは、図1に示した駆動回路と同様、第1トラ ンジスタ及び第2トランジスタとしてのNPNトランジ

器R1~R4とから構成されている。

16

【0057】従って、ローサイドスイッチ用の駆動回路 10AL, 10BLにおいては、制御回路20側のNPNト ランジスタToAL, ToBLがオフ状態であれば、NPN トランジスタT2にベース電流が流れて、NPNトラン ジスタT2がオンし、NPNトランジスタT2がオンす ると、NPNトランジスタT2及び抵抗器R3を介して NPNトランジスタT1にベース電流が供給されること から、NPNトランジスタT1もオンし、ローサイドス イッチTAL、TBLを構成するnチャネルMOSFETの ゲート電位が略グランド電位(GND2)となって、ロ ーサイドスイッチTAL、TBLがオフ状態となる。逆に、 制御回路20側のNPNトランジスタToAL, ToBLが オン状態であれば、NPNトランジスタT2がオフし、 NPNトランジスタT1もオフ状態となるため、ローサ イドスイッチ TAL、 TBLを構成する n チャネルMOSF ETのゲート電位が電源ラインと同電位 (VB2) とな り、ローサイドスイッチTAL、TBLがオン状態となる。 【0058】つまり、本実施例では、制御回路20側に てNPNトランジスタToAL, ToBLをオフし、駆動回 路10AL、10BLの入力端を開放すれば、ローサイドス イッチTAL、TBLをオフすることができ、逆に、制御回 路20側にてNPNトランジスタToAL、ToBLをオン し、駆動回路10AL、10BLの入力端を接地すれば、ハ イサイドスイッチ TAL, TBLをオンすることができる。 【0059】このように構成された本実施例のHブリッ ジ回路10において、ローサイドスイッチTAL, TBLを オフする際には、駆動回路10AL、10BL内のNPNト ランジスタT1がオン状態となって、ローサイドスイッ 一方、制御回路20側のNPNトランジスタToAH、T 30 チTAL、TBLを構成するnチャネルMOSFETのゲー ト・ソース間が、NPNトランジスタT1のコレクタ・ エミッタ間飽和電圧に保持されることから、ローサイド スイッチTAL, TBLのオフ時に、ハイサイドスイッチT AH, TBHがオン状態となっても、ローサイドスイッチT AL, TBLがオンするようなことはなく、ハイサイドスイ ッチTAH、TBHのオン時に貫通電流が流れるのを確実に 防止できる。

> 【0060】また、ハイサイドスイッチ TAH、TBHをオ フする際には、駆動回路10AH、10BH内のPNPトラ ンジスタT3がオン状態となって、ハイサイドスイッチ TAH、TBHを構成するpチャネルMOSFETのゲート ソース間が、PNPトランジスタT3のコレクタ・エ ミッタ間飽和電圧に保持されることから、ハイサイドス イッチTAH、TBHのオフ時に、ローサイドスイッチTA L, TBLがオン状態となっても、ハイサイドスイッチTA H, TBHがオンするようなことはなく、ローサイドスイ ッチ TAL, TBLのオン時に貫通電流が流れるのも確実に 防止できる。

【0061】一方、本実施例のように、Hブリッジ回路 スタT1及びT2と、第1抵抗~第4抵抗としての抵抗 50 10の駆動回路10AH~10BLと制御回路20とが別体

に構成され、各回路が、異なる電源供給ライン(電源ライン及びグランドライン)を介して電源供給を受ける場合には、駆動回路10AH~10BL側のグランド電位GND1とに電位差が生じることがある。そして、既述したように、ローサイドスイッチTAL、TBLの駆動回路10AL、10BLとして、図6(b)に示した従来の駆動回路を利用すると、グランド電位GND1がグランド電位GND2よりも大きくなったときに、ローサイドスイッチTAL、TBLをオンすることができなくなるとか、これを防止するたりのには、駆動回路から制御回路に流れ込む電流を多くしなければならない、といった問題が生じる。

【0062】しかし、本実施例のローサイドスイッチ用の駆動回路10AL,10BLには、第1トランジスタとしてNPNトランジスタT1に加えて、第2トランジスタとしてのNPNトランジスタT2が備えられ、このNPNトランジスタT2によって、抵抗器R4に流れる電流をhFE倍した電流を抵抗器R3側に流し込むことができるため、抵抗器R3及び抵抗器R4の抵抗値を共に大きくすることができ、制御回路20内のNPNトランジス20タToAL及びToBLのオン時に駆動回路10AL,10BLから制御回路20に流れ込む電流量を抑えつつ、グランド電位GND1,GND2の電位差による誤動作を防止することができるようになる。

【0063】即ち、NPNトランジスタT1をオンするのに必要なNPNトランジスタT2のベース電圧(つまり駆動回路10AL,10BLの入力端のしきい値電圧VoTH)は、抵抗器R2の抵抗値をr2,抵抗器R3の抵抗値をr3とすると、前述の(3) のようになる。従って、抵抗器R3の抵抗値r3を大きくすればするほど、しきい値電圧VoTHを高くして、グランド電位GND1,GND2の電位差による誤動作を防止できる。また、制御回路20側のNPNトランジスタToAL,ToBLのオン時に、制御回路20側に流れ込む電流は、抵抗器R4にて制限されるが、この抵抗器R4は、NPNトランジスタToAL,ToBLのオフ時に、NPNトランジスタT2,T1をオン状態にできればよく、このためには、抵抗器R4の抵抗値r4を、前述の(4) 式を満足するように設定すればよい。

【0064】この結果、本実施例の駆動回路 100 AL、 100 BLによれば、しきい値電圧 Voth が前述の(1)式にて決定され、制御回路 20 側に流れ込む電流を制限する抵抗器 R24 の抵抗値 r24 が前述の(2)式にて制限される、図 6(b)に示した駆動回路に比べ、抵抗器 R3、 R4 の抵抗値を大きくして、制御回路 20 に流れ込む電流量を抑えつつ、ローサイドスイッチ TAL、 TBLをオンするための入力端電圧を高くすることができ、グランド電位 GND1 が高くなった場合の誤動作を良好に防止することができるようになる。

【0065】なお、図3 (a) は、本実施例の駆動回路 50 ンジスタT3と、PNPトランジスタT3のコレクタと

10ALにおいて、しきい値電圧VoTHを決定する抵抗器 R2、R3を固定し、その入力端に定電圧発生装置を接 続して、入力端電圧をOVから電源電圧VB2まで変化 させた場合に、駆動回路10ALから定電圧発生回路側に 流れる電流方向を正方向として、その電流icを計算し た計算結果を表わす。また、図3(b)は、図6(b) に示した従来の駆動回路において、しきい値電圧VoTH を決定する抵抗器R22, R23を抵抗器R2, R3と同じ 抵抗値に固定し、図3(a)と同様に電流icを計算し た計算結果を表わす。そして、この計算結果からも、本 実施例の駆動回路10ALにおいてしきい値電圧VoTHを 決定する抵抗器R2、R3と、図6(b)に示した従来 の駆動回路においてしきい値電圧VoTHを決定する抵抗 器R22、R23と、を同じ抵抗値に設定した場合には、本 実施例の駆動回路10ALの方がしきい値電圧VoTHを高 くすることができ、しかも、駆動回路から制御回路側に 流れる電流icを低減できることがわかる。

【0066】以上本発明の一実施例について説明した が、本発明は、上記実施例に限定されるものではなく、 種々の態様をとることができる。例えば、上記実施例で は、Hブリッジ回路10を構成するハイサイドスイッチ TAH, TBHにpチャネルMOSFETを使用し、これを オン・オフさせる駆動回路10AH, 10BH及び制御回路 側のスイッチング素子を、図6(a)に示した駆動回路 と略同様に構成することにより、駆動回路10AH、10 BHの入力端が開放状態となっているときに、ハイサイド スイッチ TAH, TBHがオン状態となるように構成した が、この場合、例えば駆動回路10AH, 10BHの入力端 と制御回路20とを接続する信号線が断線したり、制御 回路20に電源供給がなされず、Hブリッジ回路10側 にのみ電源供給がなされている場合等には、Hブリッジ 回路10のハイサイドスイッチTAH, TBHがオン状態に 保持され、直流モータ2の両端に、電源電圧が常時印加 されることになる。そして、この状態では、Hブリッジ 回路10から直流モータ2に至るハーネスがグランドラ インに接触すると、ハイサイドスイッチ TAH、 TBHに大 電流が流れて、ハイサイドスイッチ TAH、 TBHが破壊し てしまう。そこで、上記実施例のHブリッジ回路10に おいて、こうした故障が発生しないようにするために は、ハイサイドスイッチ用の駆動回路10AH, 10BH を、その入力端が開放状態にあるとき、ハイサイドスイ ッチ TAH、 TBHをオフ状態にできるようにすることが好 ましく、そのためには、駆動回路10AH、10BHを、図

【0067】即ち、図4に示す如く、Hブリッジ回路10′を構成するハイサイドスイッチ用の駆動回路10AH′、10BH′を、ハイサイドスイッチTAH、TBHを構成するpチャネルMOSFETのゲートにコレクタが接続され、エミッタが電源ラインに接続されたPNPトランジスタT3とPNPトランジスタT3のコレクタレ

4に示す如く構成すればよい。

グランドラインとの間に接続された抵抗器R5と、PNPトランジスタT3のベース・エミッタ間に接続された抵抗器R6と、PNPトランジスタT3のベースに接続された抵抗器R7と、コレクタが抵抗器R7を介してPNPトランジスタT3のベースに接続され、エミッタが制御回路20と共通のグランドライン(電位:GND1)に接続され、ベースが入力端として制御回路20側のNPNトランジスタToAH, ToBHに接続されるNPNトランジスタT4と、NPNトランジスタT4のベースと電源ラインとの間に接続された抵抗器R8とから構10成する。

【0068】従って、この駆動回路10AH′、10BH′においては、制御回路20側のNPNトランジスタToAH, ToBHがオン状態であるとき、NPNトランジスタT4がオフして、PNPトランジスタT3がオフ状態とななり、ハイサイドスイッチTAH, TBHがオン状態となる。また逆に、制御回路20側のNPNトランジスタToAH, ToBHがオフ状態であれば、NPNトランジスタT4がオン状態となって、PNPトランジスタT3がオンし、ハイサイドスイッチTAH, TBHがオフ状態となる。

【0069】つまり、図4に示したハイサイドスイッチ用の駆動回路10AH′,10BH′は、図2に示した駆動回路10AH,10BHに対して、NPNトランジスタT4と抵抗器R8を追加して、動作の論理を反転させることにより、駆動回路10AH′,10BH′の入力端が開放状態であるとき、ハイサイドスイッチTAH、TBHをオフ状態にして、電源供給系の異常時等に、ハイサイドスイッチTAH、TBHが破壊し易くなるのを防止しているのである。

【0070】なお、図4において、ハイサイドスイッチ用の駆動回路10AH′、10BH′以外の構成は図2と全く同様である。そして、この駆動回路10AH′、10BH′は、請求項3に記載の駆動回路に相当し、PNPトランジスタT3は第3トランジスタ、NPNトランジスタT4は第4トランジスタ、抵抗器R5は第5抵抗、抵抗器R6は第6抵抗、抵抗器R7は第7抵抗、抵抗器R8は第8抵抗に、夫々対応する。

【0071】また次に、上記実施例では、Hブリッジ回路10を構成するハイサイドスイッチTAH、TBHにpチ 40ャネルMOSFETを使用したが、ハイサイドスイッチTAH、TBHにも、ローサイドスイッチ10AL、10BLと同様、nチャネルMOSFETを使用することができる。そして、この場合、図5に示すように、ハイサイドスイッチTAH′、TBH′用の駆動回路10AL、10BLと同様に構成すればよい。但し、この場合、ハイサイドスイッチTAH′、TBH′をオンするためには、ハイサイドスイッチTAH′、TBH′を構成するnチャネルMOSFETのゲート電位を電源ラインの電位VB2よりも50

20

【0072】そして、Hブリッジ回路10″をこのように構成すれば、図4に示したHブリッジ回路10′と同様、各駆動回路の入力端が開放状態にあるとき、ハイサイドスイッチTAH′, TBH′及びローサイドスイッチTAL、TBLを全てオフ状態にすることができる。また、このようにハイサイドスイッチ及びローサイドスイッチを共にnチャネルMOSFETにて構成した場合、nチャネルMOSFETは、同一サイズでは、pチャネルMOSFETは、同一サイズでは、pチャネルMOSFETに比べてオン抵抗を小さくできるため、直流モータの通電経路上での電力ロスをより少なくすることができる。

【0073】なお、ハイサイドスイッチ用の駆動回路10AH"、10BH"をこのように構成した場合には、ハイサイドスイッチTAH′、TBH′を構成するnチャネルMOSFETのゲートに昇圧回路30からの高電圧が印加されることから、図5に示す如く、ゲート保護のために、nチャネルMOSFETのゲート・ソース間に、ツェナーダイオードZDAH、ZDBH及びダイオードDAH、DBHからなる保護回路を設けることが好ましい。

【0074】また、この保護回路としては、ツェナーダイオード以外にも、抵抗器を用いてもよい。そして、こうしたツェナーダイオード或は抵抗器を用いた保護回路は、ローサイドスイッチTAL、TBLを構成するnチャネルMOSFETのゲート・ソース間、或はハイサイドスイッチTAH、TBHを構成するpチャネルMOSFETのゲート・ソース間にも設けてもよい。

【図面の簡単な説明】

30

接続する必要はある。

【図1】 本発明のnチャネルMOSFETの駆動回路を例示する電気回路図である。

【図2】 実施例の電流方向切換回路 (Hブリッジ回路) の構成を表わす電気回路図である。

【図3】 実施例の駆動回路と従来の駆動回路とで入力端の電圧と出力電流との関係を計算した計算結果を表わすグラフである。

【図4】 ハイサイドスイッチにpチャネルMOSFE Tを用いた際のHブリッジ回路の他の構成例を表わす電 気回路図である。

【図5】 ハイサイドスイッチにnチャネルMOSFE Tを用いた際のHブリッジ回路の構成例を表わす電気回 路図である。

【図6】 従来のn チャネルMOSFET の駆動回路を表わす電気回路図である。

【図7】 従来の駆動回路を用いたHブリッジ回路の構成例を表わす電気回路図である。

【図8】 図7に示したHブリッジ回路において生じる

貫通電流の問題を説明する説明図である。

【図9】 制御回路と駆動回路とでグランド電位に差が 生じるシステムの一例を説明する説明図である。

【符号の説明】

10…Hブリッジ回路 1 OAH, 1 OBH, 1 OAL, 1 OBL…駆動回路

TAH, TBH…ハイサイドスイッチ 20…制御回路 TAL, TBL…ローサイドスイッチ

T1…NPNトランジスタ (第1トランジスタ) T2…NPNトランジスタ (第2トランジスタ)

T3…PNPトランジスタ (第3トランジスタ)

T4…NPNトランジスタ (第4トランジスタ)


R 1 ···抵抗器 (第 1 抵抗) R 2 …抵抗器 (第 2 抵抗)


R 3 ···抵抗器 (第 3 抵抗) R 4 …抵抗器 (第 4 抵抗)

R5…抵抗器 (第5抵抗) R 6 …抵抗器 (第 6 抵抗) R 7 ···抵抗器 (第 7 抵抗) R8…抵抗器 (第8抵抗)

【図1】

【図2】





【図4】 【図5】 Hブリッジ回路10' Hブリッジ回路10° --**γ**-- VB 昇圧回路 J 10AH" **₹**R4, TOAH K TOAL K TITE GND2 Товн Қ ₩ GND2 財御回路 2 0 制御回路20 【図6】 "GND1 (a) 【図7】 VΒ **以ブリッジ回路50** ŞR12 T11 ≶R13 **≶**R11 GND1 GND2 TIZAL K m GND2 (b) 制御回路60 GND1 R24\$ 【図9】 R23 ₹ T21 T22 # GND1 ₩ GNDS AV-Zr-i